EPM5130JC-1 vs EPM5130QC-1 比較
詳細な並列比較: EPM5130JC-1 メーカー: Altera および EPM5130QC-1 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM5130JC-1 | EPM5130QC-1 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.25 | $9.95 |
| Product Type | CPLD (Complex Programmable Logic Device) | UV-Erasable / OTP Complex PLD (CPLD) |
| Family | MAX 5000 | MAX 5000 |
| Usable Gates | 2,500 gates | — |
| Macrocells | 128 | — |
| Logic Array Blocks (LABs) | 8 | — |
| Maximum Operating Frequency | 62.5 MHz | — |
| Propagation Delay (tPD) | 40 ns | — |
| Supply Voltage (VCC) | 5 V | — |
| Dedicated Inputs | 19 | — |
| I/O Pins | 80 | — |
| パッケージ | 84-pin PLCC (J-lead) | PQFP-100 (windowed ceramic) |
| 実装タイプ | Surface Mount | Surface Mount |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | CMOS |
| 動作温度 | 0C to +70C (commercial) | Commercial (0 C to +70 C) |
| External Clock Pins | 1 global clock | — |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: rohs status] |
| Logic Cells / Macrocells | — | 128 macrocells |
| Usable Gates (marketing) | — | 5130 gates |
| Speed Grade | — | -1 |
| Terminal Pitch | — | 0.635 mm |
| Configuration Memory | — | UV-Erasable EPROM |
| 電源電圧 | — | 5 V (single) |
| Programmable Polarity | — | Yes (per macrocell) |
| Boundary Scan / JTAG | — | Per MAX 5000 family |