EPM7128SQC100-15 vs EPM7128SQI100-10 比較

詳細な並列比較: EPM7128SQC100-15 メーカー: Altera および EPM7128SQI100-10 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ ラストタイムバイ

仕様比較

パラメータ EPM7128SQC100-15 EPM7128SQI100-10
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ Obsolete
在庫状況 In Stock In Stock
単価(USD) $8.20 $9.75
Family MAX 7000 MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Macrocells 128 —
Logic Array Blocks (LABs) 4 (16 macrocells each) —
User I/Os 84 84
Pin-to-Pin Delay (tPD) 15 ns 10 ns
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Typical Gate Count 2,500 gates —
Supply Voltage (VCCINT) 5 V (5% tolerance) —
Programming Technology EEPROM (in-system programmable via JTAG) —
JTAG Interface IEEE Std. 1149.1 compliant —
パッケージ 100-pin PQFP (Plastic Quad Flat Pack) —
動作温度 0C to +70C (Commercial) -40C to +85C (Industrial)
実装タイプ Surface Mount —
MSLレベル 3 (168 hours) —
RoHS ステータス Non-compliant (SnPb lead finish - legacy PQFP) [DATA_NEEDED: RoHS status not in provided data]
Macro Cells — 128
Usable Gates — 2,500
Logic Blocks (LABs) — 8 (16 macrocells each)
Package Type — PQFP-100
Maximum Internal Frequency — 125 MHz to 250 MHz
Counter Speed — Up to 175.4 MHz
Operating Voltage (VCC) — 5 V
Configuration Memory — EEPROM (non-volatile)
Program/Erase Cycles — 100 minimum
In-System Programming — Yes (JTAG IEEE 1149.1)
Logic Family — CMOS
I/O Compatibility — TTL-compatible, 5V/3.3V multi-voltage

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼