EPM7160STI100-10N vs EPM7160SLC84-10N 比較

詳細な並列比較: EPM7160STI100-10N メーカー: Altera および EPM7160SLC84-10N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM7160STI100-10N EPM7160STI100-10N - MAX 7000S CPLD, 160 Macrocells, 100MHz, TQFP-100 | Intel/Altera

EPM7160STI100-10N - MAX 7000S CPLD, 160 Macrocells, 100MHz, TQFP-100 | Intel/Altera

EPM7160STI100-10N ⚠ ラストタイムバイ

仕様比較

パラメータ EPM7160STI100-10N EPM7160SLC84-10N
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ Obsolete
在庫状況 In Stock In Stock
単価(USD) $7.80 $9.85
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 160 —
Usable Gates 3200 3,200 gates
User I/Os 84 (per Mouser listing; up to 104 per alternate datasheets) —
Logic Blocks 10 (LABs) —
Propagation Delay (tPD) 10 ns —
Internal Frequency 100 MHz —
Supply Voltage VCC 5.0 V (3.3 V or 5 V tolerant I/O via MAX 7000S multi-voltage ISP) —
Programmable Technology EEPROM (non-volatile) —
In-System Programmability Yes (JTAG/IEEE 1149.1, 5.0V ISP) —
動作温度 -40C to +85C (industrial, 'I' suffix) —
Package Type 100-pin TQFP (TQFP-100) —
実装タイプ Surface Mount Surface Mount
Lead-Free / RoHS Yes (lead-free per 'I' industrial suffix) Yes (-N suffix indicates lead-free)
Process Technology CMOS, EEPROM-based —
Logic Elements / Macrocells — 160 macrocells
Logic Array Blocks (LABs) — 4
User I/O Pins — 64 (also reported as 60 or 36 depending on variant)
Pin-to-Pin Delay (tPD) — 10 ns
Counter Speed (fCNT) — up to 175.4 MHz
Maximum Operating Frequency — 100 MHz
Supply Voltage - Core (VCC) — 5.0 V
I/O Supply Voltage (VCCIO) — 3.3 V or 5.0 V
Configuration Memory — EEPROM (non-volatile)
In-System Programming — Yes, via IEEE Std. 1149.1 JTAG
Program / Erase Cycles — 100 minimum
Data Retention — 20 years minimum
パッケージ — 84-pin PLCC (J-lead, surface mount)
Operating Temperature Grade — Commercial (0C to +70C)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼