EPM9320ALC84-15 vs EPM9320LC84-15 比較

詳細な並列比較: EPM9320ALC84-15 メーカー: Altera および EPM9320LC84-15 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9320ALC84-15 EPM9320LC84-15
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.95 $17.95
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 6,000
Propagation Delay (tPD) 16 ns 15 ns (max)
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V (5.0 V nominal)
User I/O 56 —
Logic Array Blocks (LABs) 16 20
Technology CMOS, EEPROM-based configuration CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX)
パッケージ 84-pin PLCC (S-PQCC-J84, J-lead) 84-pin PLCC (Plastic Leaded Chip Carrier)
実装タイプ Through-hole / socket Surface Mount
Programming Interface JTAG (IEEE 1149.1) / ISP —
動作温度 -40C to +85C (industrial) -40C to +85C (commercial) [DATA_NEEDED: exact grade]
RoHS ステータス [DATA_NEEDED: rohs status] [DATA_NEEDED: confirm from manufacturer]
湿気感度レベル(MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Series — EPM9320
Device Type — CPLD (Complex Programmable Logic Device)
最大クロック周波数 — 117.6 MHz
Programmability — 5.0 V in-system programmable (ISP) via JTAG
JTAG Interface — IEEE Std. 1149.1 boundary-scan compliant
Built-in Pull-up Resistors — Yes, on every I/O pin
Architecture Feature — Pin-locking across design iterations

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼