EPM9320ALC84-15 vs EPM9320LC84-15 비교

다음의 상세 나란히 비교: EPM9320ALC84-15 제조: Altera 및 EPM9320LC84-15 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9320ALC84-15 EPM9320LC84-15
브랜드 Altera Intel
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 NRND Obsolete
재고 상태 In Stock In Stock
단가 (USD) $9.95 $17.95
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 6,000
Propagation Delay (tPD) 16 ns 15 ns (max)
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V (5.0 V nominal)
User I/O 56 —
Logic Array Blocks (LABs) 16 20
Technology CMOS, EEPROM-based configuration CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX)
패키지 84-pin PLCC (S-PQCC-J84, J-lead) 84-pin PLCC (Plastic Leaded Chip Carrier)
실장 유형 Through-hole / socket Surface Mount
Programming Interface JTAG (IEEE 1149.1) / ISP —
동작 온도 -40C to +85C (industrial) -40C to +85C (commercial) [DATA_NEEDED: exact grade]
RoHS 상태 [DATA_NEEDED: rohs status] [DATA_NEEDED: confirm from manufacturer]
습도 민감도 레벨 (MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Series — EPM9320
Device Type — CPLD (Complex Programmable Logic Device)
최대 클록 주파수 — 117.6 MHz
Programmability — 5.0 V in-system programmable (ISP) via JTAG
JTAG Interface — IEEE Std. 1149.1 boundary-scan compliant
Built-in Pull-up Resistors — Yes, on every I/O pin
Architecture Feature — Pin-locking across design iterations

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청