EPM9320GC280-20 vs EPM9560GC280-15N 比較

詳細な並列比較: EPM9320GC280-20 メーカー: Altera および EPM9560GC280-15N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9320GC280-20 EPM9560GC280-15N
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $67.00 $125.00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 —
Usable Gates 6000 (approx.) 12,000 (typical)
Logic Array Blocks (LABs) 20 (16 macrocells each, typical for MAX 9000) —
Maximum Operating Frequency 100 MHz (internal counter) —
Propagation Delay (tpd) 23 ns (approx., -20 speed grade) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Technology CMOS EEPROM —
In-System Programmability Yes (5.0-V ISP via JTAG) Yes (5.0-V ISP via JTAG)
JTAG Support IEEE Std. 1149.1 compliant —
パッケージ 280-pin Ceramic Pin Grid Array (CPGA) CPGA-280 (Ceramic Pin Grid Array, 280 pins)
動作温度 [DATA_NEEDED: operating temperature grade] —
実装タイプ Through-Hole (PGA socket) —
RoHS ステータス unknown —
Configuration Memory EEPROM (non-volatile, instant-on) —
Device Family — MAX 9000
Product Type — EE PLD / CPLD
Macrocell Count — 560
Propagation Delay (tPD) — 16.6 ns
最大クロック周波数 — 117.6 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Maximum Supply Voltage — 5.25 V
Logic Technology — CMOS EEPROM
Boundary-Scan (JTAG) — IEEE Std. 1149.1 compliant
Package Code — PGA / CPGA280
Terminal Form — PIN/PEG
Operating Temperature Grade — Commercial
Architecture — Multiple Array MatriX (MAX) 3rd generation

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼