EPM9320GC280-20 vs EPM9560GC280-15N 비교

다음의 상세 나란히 비교: EPM9320GC280-20 제조: Altera 및 EPM9560GC280-15N 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9320GC280-20 EPM9560GC280-15N
브랜드 Altera Intel
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete NRND
재고 상태 In Stock In Stock
단가 (USD) $67.00 $125.00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 —
Usable Gates 6000 (approx.) 12,000 (typical)
Logic Array Blocks (LABs) 20 (16 macrocells each, typical for MAX 9000) —
Maximum Operating Frequency 100 MHz (internal counter) —
Propagation Delay (tpd) 23 ns (approx., -20 speed grade) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Technology CMOS EEPROM —
In-System Programmability Yes (5.0-V ISP via JTAG) Yes (5.0-V ISP via JTAG)
JTAG Support IEEE Std. 1149.1 compliant —
패키지 280-pin Ceramic Pin Grid Array (CPGA) CPGA-280 (Ceramic Pin Grid Array, 280 pins)
동작 온도 [DATA_NEEDED: operating temperature grade] —
실장 유형 Through-Hole (PGA socket) —
RoHS 상태 unknown —
Configuration Memory EEPROM (non-volatile, instant-on) —
Device Family — MAX 9000
Product Type — EE PLD / CPLD
Macrocell Count — 560
Propagation Delay (tPD) — 16.6 ns
최대 클록 주파수 — 117.6 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Maximum Supply Voltage — 5.25 V
Logic Technology — CMOS EEPROM
Boundary-Scan (JTAG) — IEEE Std. 1149.1 compliant
Package Code — PGA / CPGA280
Terminal Form — PIN/PEG
Operating Temperature Grade — Commercial
Architecture — Multiple Array MatriX (MAX) 3rd generation

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청