EPM9560ARC208-10 vs EPM9320RC208-20 比較

詳細な並列比較: EPM9560ARC208-10 メーカー: Intel および EPM9320RC208-20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9560ARC208-10 EPM9320RC208-20
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $0.00 $21.90
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells 320
Logic Array Blocks 35 LABs —
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Internal Frequency 144.9 MHz —
電源電圧 5.0 V —
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
動作温度 0 C to +70 C (commercial) 0 °C to 70 °C (commercial)
パッケージ 208-pin RQFP (PowerQuad Flat Pack) with exposed pad 208-RQFP, exposed pad (208-BFQFP)
実装タイプ Surface Mount Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS status] —
ピン数 208 pins —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼