EPM9560ARC208-10 vs EPM9320RC208-20 Comparação

Comparação detalhada lado a lado de EPM9560ARC208-10 por Intel e EPM9320RC208-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560ARC208-10 EPM9320RC208-20
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $0,00 $21,90
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells 320
Logic Array Blocks 35 LABs —
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Internal Frequency 144.9 MHz —
Tensão de alimentação 5.0 V —
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
Temperatura de operação 0 C to +70 C (commercial) 0 °C to 70 °C (commercial)
Encapsulamento 208-pin RQFP (PowerQuad Flat Pack) with exposed pad 208-RQFP, exposed pad (208-BFQFP)
Tipo de montagem Surface Mount Surface Mount
Status RoHS [DATA_NEEDED: RoHS status] —
Contagem de pinos 208 pins —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação