EPM9560GC280-20N vs EPM9560GI280-20 比較

詳細な並列比較: EPM9560GC280-20N メーカー: Altera および EPM9560GI280-20 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9560GC280-20N EPM9560GI280-20
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND NRND
在庫状況 In Stock In Stock
単価(USD) $285.00 $162.50
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX), 3rd generation CMOS EEPROM-based Multiple Array MatriX (MAX)
Technology CMOS EEPROM-based —
Usable Gates 6,000 to 12,000 12,000
Macrocells 560 560
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V 5.0 V
I/O Voltage 3.3 V or 5 V (configurable) —
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) Yes (IEEE Std. 1149.1 JTAG)
パッケージ 280-pin CPGA (Ceramic Pin Grid Array) 280-pin PGA (PIN/PEG, square)
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
動作温度 [DATA_NEEDED: industrial/commercial grade] —
RoHS ステータス [DATA_NEEDED] [DATA_NEEDED: RoHS status for GI PGA package]
Device Family — MAX 9000
Technology Node — 5.0 V CMOS EEPROM
Logic Array Blocks (LABs) — 28 (16 macrocells each)
Maximum User I/O Pins — 216
Flip-Flops — 772
Pin-to-Pin Delay (Speed Grade) — 20 ns
Programming Technology — EEPROM (non-volatile)
Terminal Form — PIN/PEG (through-hole PGA)
Package Code — PGA
Temperature Grade — Industrial
I/O Pin DC Input Range — -0.5 V to VCC + 0.5 V
Dedicated-Input Pin DC Input Range — -0.3 V to VCC + 0.3 V
I/O Transient Envelope (no-load, <20 ns) — -2.0 V undershoot to 7.0 V overshoot
VCC Ramp Requirement — Monotonic rise
Development Tool — Altera MAX+PLUS II
Supported HDLs — VHDL, Verilog HDL, AHDL

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼