5M240ZM68I5N vs EPM240ZM100C7N 비교
다음의 상세 나란히 비교: 5M240ZM68I5N 제조: Intel 및 EPM240ZM100C7N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | 5M240ZM68I5N | EPM240ZM100C7N |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | 활성 | 활성 |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $1.25 | $6.10 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Series | MAX V | MAX II |
| Logic Elements | 240 | 240 |
| Number of Macrocells | 192 | — |
| Propagation Delay (tPD) | 7.5 ns | — |
| Configuration Memory | Nonvolatile Flash | On-chip non-volatile flash |
| Package Type | TFBGA-68 | — |
| Number of Terminals | 68 (ball) | — |
| Package Code | TFBGA | — |
| Form of Terminal | Ball | — |
| Package Shape | Square | — |
| Operating Temperature Grade | Industrial | — |
| JTAG Interface | TMS, TDI, TDO, TCK (Bank 1) | — |
| Programming Method | JTAG / in-system programmable | — |
| 공급 전압 | [DATA_NEEDED: VCCINT and VCCIO levels] | — |
| I/O Standards | Multiple (LVTTL, LVCMOS, SSTL, etc., per MAX V doc; PCI and 1.2 V LVCMOS excluded for JTAG pins) | — |
| 실장 유형 | Surface Mount | Surface Mount (BGA) |
| RoHS 상태 | Compliant | — |
| Lead Free | Yes | — |
| Family | — | MAX II Z |
| Macrocells | — | 192 |
| Pin-to-Pin Logic Delay (tPD) | — | 7.5 ns |
| User I/Os | — | 80 |
| User Flash Memory (UFM) | — | 8 Kbits |
| Core Supply Voltage (VCCINT) | — | 1.8 V |
| I/O Supply Voltage (VCCIO) | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) |
| 패키지 | — | 100-MBGA (Micro FineLine BGA), 6 x 6 mm |
| Process Technology | — | 0.18 µm 6-layer-metal flash |
| JTAG Support | — | IEEE 1149.1 (programming + boundary-scan) |
| 동작 온도 | — | 0 °C to +85 °C (commercial) |
| Lead-Free / RoHS | — | Compliant per datasheet |