EP910JC-30 vs EP910LC-35 비교
다음의 상세 나란히 비교: EP910JC-30 제조: Intel 및 EP910LC-35 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EP910JC-30 | EP910LC-35 |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $9.75 | $18.75 |
| Family | Classic EPLD (MAX-style) | Classic (EP910) |
| Propagation Delay (tpd) | 30 ns | — |
| Maximum Internal Frequency (Fmax) | 33.3 MHz | — |
| Macrocells | 24 | 24 |
| Inputs | 36 | — |
| Product Terms | 240 | — |
| Outputs | 10 dedicated | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS EPROM, UV-erasable | CMOS EPROM |
| 패키지 | 44-pin Windowed Ceramic J-Lead Chip Carrier (CQCC-44 / JLCC-44) | PLCC-44 (J-lead, LC suffix) |
| 동작 온도 | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Supply Current (Icc) | [DATA_NEEDED: Icc typical / maximum] | — |
| 실장 유형 | Surface Mount (socket-mountable) | — |
| RoHS 상태 | [DATA_NEEDED: RoHS compliance] | Not applicable (legacy product) |
| Logic Blocks | 24 macrocells (AND/OR array architecture) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 450 |
| Propagation Delay (tPD) | — | 35 ns |
| Maximum Toggle Frequency | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 5 V |
| 핀 수 | — | 44 |
| Programmable Flip-Flops | — | Yes (per macrocell) |
| Output Enable Control | — | Per macrocell |
| Erasure Method | — | UV (windowed) or OTP (plastic) |