EPC2T132U vs EPC2TC32N 비교
다음의 상세 나란히 비교: EPC2T132U 제조: Intel 및 EPC2TC32N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPC2T132U | EPC2TC32N |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | Memory ICs | Memory ICs |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $0.00 | $9.20 |
| Manufacturer | Intel (formerly Altera) | Altera (now Intel) |
| Product Type | FPGA Configuration Device (Boot PROM) | — |
| Target FPGAs | Altera APEX II, Cyclone, Stratix, and other SRAM-based LUT FPGAs | — |
| Configuration Memory Size | [DATA_NEEDED: configuration memory size in bits] | — |
| 공급 전압 | 3.3 V | — |
| 인터페이스 | Serial (Passive Serial), JTAG (IEEE 1149.1), Passive Parallel | JTAG (IEEE 1149.1) + serial/parallel |
| In-System Programmability | Yes (via JTAG) | — |
| JTAG Support | Yes (IEEE 1149.1 compliant TAP) | — |
| Configuration Clock | Internal oscillator (no external crystal required) | — |
| Data Compression | Yes (up to 2x compression vs competing PROMs) | — |
| 동작 온도 | [DATA_NEEDED: operating temperature range] | 0 °C to +70 °C (Commercial) |
| 패키지 | 132-pin UQFP (Ultra-thin Quad Flat Pack) | 32-TQFP (7x7 mm) |
| 실장 유형 | Surface Mount | Surface Mount |
| MSL 레벨 | [DATA_NEEDED: MSL level] | — |
| RoHS 상태 | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| 수명 주기 상태 | Obsolete (per Altera/Intel product discontinuance) | — |
| Compatible Quartus Version | [DATA_NEEDED: Quartus version supporting EPC2] | — |
| 메모리 유형 | — | Flash Configuration PROM |
| 메모리 크기 | — | 1.6 Mbit |
| Programmable Type | — | In System Programmable (ISP) |
| Supply Voltage - VCCINT | — | 3.0 V to 3.6 V or 4.75 V to 5.25 V |
| Supply Voltage - VCCIO | — | 3.0 V to 3.6 V or 4.75 V to 5.25 V |
| Max Configuration Clock | — | 8 MHz |
| Supported FPGA Families | — | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX |
| Daisy-Chain Support | — | Yes (multi-FPGA cascade) |
| JTAG Compliance | — | IEEE 1149.1 |
| Configuration Mode | — | Serial (AS) or Parallel (PS/AP) |