EPM3512AFC256-18 vs EPM3512AFC256-10N 비교

다음의 상세 나란히 비교: EPM3512AFC256-18 제조: Altera 및 EPM3512AFC256-10N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM3512AFC256-18 EPM3512AFC256-10N
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete Obsolete
재고 상태 In Stock In Stock
단가 (USD) $17.20 $43.22
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 [DATA_NEEDED: number of LABs]
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) 3.3 V
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) 3.3 V or 2.5 V
동작 온도 [DATA_NEEDED: industrial/commercial grade] —
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
패키지 256-ball FineLine BGA (FCBGA) 256-ball FBGA (17 mm x 17 mm)
Ball Pitch 1.0 mm —
RoHS 상태 [DATA_NEEDED: not specified in retrieved data] [DATA_NEEDED: RoHS status]
실장 유형 Surface Mount Surface Mount (BGA)
Usable Gates — 10000
User I/O Pins — 208
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
MSL 레벨 — [DATA_NEEDED: MSL rating]

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청