EPM9560RC208-7 vs EPM9560RC208-10N Pengandingan

Pengandingan Sisi Kiri Sisi Kanan Terperinci EPM9560RC208-7 disebabkan oleh Altera dan EPM9560RC208-10N disebabkan oleh Intel. Bandingkan spesifikasi utama, parameter elektrik, pakej, status kehidupan, harga, dan keupayaan untuk menentukan komponen terbaik untuk keperluan disenjaya anda.

Intel
EPM9560RC208-10N EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N ⚠ Bahagian terakhir untuk beli

Pengandingan Spesifikasi

Parametr EPM9560RC208-7 EPM9560RC208-10N
Merek Altera Intel
Kategori FPGA & CPLD FPGA & CPLD
Status Lingkungan Hidup NRND Masa Terakhir Dibeli
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD —
Usable Gates 560 12,000
Macrocells 16 —
Logic Array Blocks (LABs) 4 16
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V 5.0 V
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM CMOS EEPROM
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) —
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
Kemasan 208-pin Power Quad Flat Pack (RQFP-208) 208-pin RQFP (Power Quad Flat Pack)
Suhu Operasi 0C to +70C (commercial) / -40C to +85C (industrial) [DATA_NEEDED: operating temperature grade]
Output Drive Current 160 mA DC sink per pin —
Status RoHS Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS status]
Device — EPM9560
Macro Cells — 560
Pin-to-Pin Delay (tPD1) — 10 ns
I/O Bank Voltage (VCCIO) — 5.0 V
Jenis Pemasangan — Surface Mount
Programmability — In-system via IEEE 1149.1 JTAG

Laporan Datasheet & Sumber

Lihat Semua Produk Buat BOQ Minta Bao Harga