EPM9560RC28-15 vs EPM9560RC-15 Pengandingan

Pengandingan Sisi Kiri Sisi Kanan Terperinci EPM9560RC28-15 disebabkan oleh Altera dan EPM9560RC-15 disebabkan oleh Altera. Bandingkan spesifikasi utama, parameter elektrik, pakej, status kehidupan, harga, dan keupayaan untuk menentukan komponen terbaik untuk keperluan disenjaya anda.

Altera
EPM9560RC-15 EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 ⚠ Bahagian terakhir untuk beli

Pengandingan Spesifikasi

Parametr EPM9560RC28-15 EPM9560RC-15
Merek Altera Altera
Kategori FPGA & CPLD FPGA & CPLD
Status Lingkungan Hidup Obsolete Masa Terakhir Dibeli
Family MAX 9000 MAX 9000
Logic Elements 560 —
Usable Gates 6,000 12,000
Macrocells 212 560
Logic Array Blocks (LABs) 16 16 (40 macrocells each)
Propagation Delay (tPD) 15 ns —
Supply Voltage (VCCINT) 5.0 V 4.75 V to 5.25 V (5.0 V nominal)
I/O Tolerance 5.0 V (3.3 V with level shift) —
In-System Programmability Yes (JTAG IEEE 1149.1) Yes (5.0 V ISP via JTAG)
Configuration Memory EEPROM (UV-erasable window on RC package) —
Maximum User I/O (largest package) 212 —
Gambaran Suhu Operasi -40C to +85C (industrial) / military options —
Kemasan 28-pin ceramic windowed DIP (RC-28) 240-pin RQFP (32x32 mm)
Jenis Pemasangan Through-Hole (DIP) Surface Mount
Status RoHS Non-compliant (ceramic windowed DIP, military/aerospace pedigree) [DATA_NEEDED: RoHS status]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
Suhu Operasi — 0 C to +70 C (commercial)
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
Process Technology — CMOS EEPROM
Architecture — Multiple Array MatriX (MAX) - third generation

Laporan Datasheet & Sumber

Lihat Semua Produk Buat BOQ Minta Bao Harga