EP1810GI-45 vs EP1810JC-35 Comparação

Comparação detalhada lado a lado de EP1810GI-45 por Altera e EP1810JC-35 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810GI-45 EP1810JC-35
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $56,40 $5,48
Device Type UV Erasable Programmable Logic Device (EPLD) UV-Erasable Complex PLD (UV PLD / CPLD)
Family Altera Classic EPLD —
Macrocells 24 —
Flip-Flops 48 —
Propagation Delay (tpd) 45 ns 35 ns (max)
Speed Grade -45 —
Technology CMOS —
Package Type Ceramic Pin Grid Array with UV window CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Contagem de pinos 68 —
Tipo de montagem Through-Hole Surface Mount (J-Lead)
Programmable Yes (UV-erasable, electrically programmable) —
Status RoHS Non-compliant (ceramic PGA) Compliant (per Altera listing)
Lead-Free No —
Temperatura de operação [DATA_NEEDED: operating temperature range] —
Tensão de alimentação [DATA_NEEDED: VCC range] —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
Frequência máxima de clock — [DATA_NEEDED: fmax for this speed grade]
Process Technology — CMOS
Supply Voltage (Vcc) — 5 V (nominal)
Maximum Supply Voltage — 5.25 V (per distributor listing)
Number of Terminals — 68
Terminal Form — J-Bend
Faixa de temperatura de operação — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação