EP1810JC-25 vs EP1810JI-45 Comparação

Comparação detalhada lado a lado de EP1810JC-25 por Intel e EP1810JI-45 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JC-25 EP1810JI-45
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $6,80 $9,75
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera/Intel Classic EPLD (EP1810 series) —
Macrocells 48 —
Propagation Delay (tPD) 25 ns 50 ns
Maximum Toggle Frequency [DATA_NEEDED: max fMAX] —
Input Lines 60 (including I/O) —
I/O Lines 48 —
Dedicated Inputs 12 12
External Clock Inputs 4 —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Temperatura de operação -40 °C to 85 °C (industrial, per distributor listings) -40 °C to +85 °C
Technology CMOS, UV-erasable (windowed ceramic DIP) CMOS EPROM
Encapsulamento 28-pin ceramic DIP (J) with quartz window —
Tipo de montagem Through-hole —
Erasure Method UV light (windowed package) —
Status RoHS [DATA_NEEDED: RoHS compliance status] —
Status do ciclo de vida NRND (Not Recommended for New Designs) —
Manufacturer — Altera (now Intel FPGA)
Series — Classic EPLD Family
Device Type — UV-Erasable / OTP Complex PLD
Macrocell Count — 48
Maximum Operating Frequency — 33.3 MHz
Configurable I/O Lines — 48
Package Code — QCCJ
Package Type — 68-pin JLCC (J-leaded ceramic chip carrier)
Terminal Form — J BEND
Package Shape — SQUARE
Number of Terminals — 68
Temperature Grade — INDUSTRIAL
Tensão de alimentação — 5 V (TTL compatible)
Programming Method — UV-erase (windowed) / OTP via JEDEC

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação