EP1810JC-35 vs EP1810GC-35AB Comparação

Comparação detalhada lado a lado de EP1810JC-35 por Intel e EP1810GC-35AB por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JC-35 EP1810GC-35AB
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $5,48 $9,95
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 48
Propagation Delay (tpd) 35 ns (max) —
Frequência máxima de clock [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) Pin Grid Array (PGA), ceramic
Number of Terminals 68 —
Terminal Form J-Bend —
Faixa de temperatura de operação 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
Status RoHS Compliant (per Altera listing) unknown
Lead-Free Status Lead-free (per distributor listing) —
Tipo de montagem Surface Mount (J-Lead) —
Logic Architecture Programmable AND/OR array with macrocell outputs —
Product Family — Classic EPLD
Technology — CMOS EPROM
Number of Usable Gates — 1200
Maximum Inputs — 64
Maximum Outputs — 48
Number of I/O Pins — 48
Dedicated Input Pins — 12
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V
Temperatura de operação — [DATA_NEEDED: operating temperature range]
Programming Method — UV-erasable EPROM, in-system via JTAG-like interface

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação