EP1810JC35 vs EP1810LC-25T Comparação

Comparação detalhada lado a lado de EP1810JC35 por Altera e EP1810LC-25T por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JC35 EP1810LC-25T
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $9,75 $8,40
Family Altera Classic EPLD Altera Classic EP1810
Product Type UV-erasable / OTP Complex PLD (EPLD) —
Macrocells 48 48 (4 quadrants x 12 macrocells)
Logic Gates (typ.) [DATA_NEEDED: logic gates count] —
Maximum User I/O Pins [DATA_NEEDED: user I/O count for PLCC-68] —
Propagation Delay (tPD) 35 ns 25 ns
Frequência máxima de clock 40 MHz —
Supply Voltage (VCC max) 5.25 V —
Supply Voltage (VCC min) [DATA_NEEDED: VCC minimum] —
Process Technology CMOS EPROM cell —
Temperatura de operação 0 C to +70 C (Commercial) 0 °C to +70 °C (commercial)
Encapsulamento PLCC-68 (J-lead, ceramic) 28-pin J-lead PLCC (Plastic Leaded Chip Carrier)
Package Code QCCJ —
Terminal Form J-BEND —
Number of Terminals 68 —
Programming UV-erase (windowed) or OTP —
Development Tool Altera MAX+plus II / A+plus —
Status RoHS [DATA_NEEDED: RoHS compliance for EP1810JC35] [DATA_NEEDED: RoHS status - confirm with manufacturer]
Device Type — EPLD (Erasable/OTP Complex PLD)
Usable Gates — Approx. 900
Dedicated Inputs — 16
Bidirectional I/O Pins — 48
External Clocks — 4
Supply Voltage (VCC) — 5 V nominal
Tipo de montagem — Surface Mount
Technology — CMOS, UV-erasable / OTP
I/O Standard — TTL-compatible 5 V
Programming Tool — Altera MAX+PLUS II / Quartus Classic

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação