EP1K50QC208-3 vs EP1K100QC208-3 Comparação

Comparação detalhada lado a lado de EP1K50QC208-3 por Altera e EP1K100QC208-3 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1K50QC208-3 EP1K100QC208-3
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $12,10 $60,04
Family ACEX 1K —
Logic Elements / Cells 2,880 —
Typical Gates 50,000 —
RAM Bits 40,960 —
Logic Array Blocks (LABs) 360 624
Embedded Array Blocks (EABs) 12 —
User I/O Pins 147 —
Maximum Operating Frequency 166.67 MHz —
Speed Grade -3 -3
Core Supply Voltage 2.5 V 2.5 V
Process Technology 0.22 µm CMOS 0.22 um CMOS
Encapsulamento 208-pin PQFP (BFQFP) —
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação Commercial (0°C to +70°C) [DATA_NEEDED: exact range] —
Configuration Mode Passive Serial, Active Serial, JTAG —
I/O Standards LVTTL, LVCMOS, PCI —
Design Tool Support Quartus II, MAX+PLUS II —
Status RoHS unknown —
Product Family — ACEX 1K
Device Type — FPGA (Field Programmable Gate Array)
Typical Gate Count — 100,000 gates
Number of Logic Elements — 4,992
Total RAM Bits — 49,152 bits
Maximum User I/O — 147
Maximum Internal Clock Frequency — 200 MHz
Package Type — 208-Pin BFQFP (PQFP)
Number of Terminals — 208
Terminal Form — Gull Wing
Package Shape — Square
Temperature Grade — Commercial
RoHS / Lead-Free Suffix — No -N suffix; compliance not verified in retrieved source data
I/O Standards Supported — [DATA_NEEDED: supported I/O standards]
Configuration Memory — SRAM-based loadable PLD

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação