EP20K600CF672I9 vs EP20K600CF672C9 Comparação
Comparação detalhada lado a lado de EP20K600CF672I9 por Intel e EP20K600CF672C9 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP20K600CF672I9 | EP20K600CF672C9 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $152,00 | $171,00 |
| Family | APEX 20KC | — |
| Logic Elements / Cells | 24,320 | — |
| System Gates | 600,000 | — |
| Maximum Operating Frequency | 250 MHz | — |
| Process Technology | 0.15 µm CMOS | 0.15 µm all-layer copper-metal |
| Core Voltage | 1.8 V | 1.8 V |
| Encapsulamento | 672-pin FC-FBGA | — |
| Tipo de montagem | Surface Mount (BGA) | — |
| Temperature Grade | Industrial (-40°C to +85°C) | — |
| Speed Grade | 9 (fastest bin) | — |
| User I/O Pins | 311 (max) | — |
| Embedded Array Blocks (EABs) | [DATA_NEEDED: EAB count] | — |
| Embedded Memory | [DATA_NEEDED: total RAM bits] | — |
| PLLs | Up to 4 | — |
| I/O Standards Supported | LVTTL, LVCMOS, PCI, LVDS | — |
| Configuration Mode | Passive Serial / JTAG | — |
| Maximum Seated Height | 2.1 mm | — |
| Status RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Nível MSL | [DATA_NEEDED: MSL level] | — |
| Lead-Free | [DATA_NEEDED: lead-free] | — |
| Device Family | — | APEX 20KC |
| Typical Gate Count | — | 600,000 gates |
| Logic Elements (LEs) | — | 24,320 |
| Maximum User I/O | — | 488 pins |
| Embedded Memory (EAB) | — | 311 Kbits |
| Propagation Delay | — | 1.48 ns |
| Maximum Internal Frequency | — | 250 MHz |
| Package Type | — | 672-pin FC-FBGA |
| Package Dimensions | — | 45 x 45 mm, 1.27 mm pitch |
| Total Pin Count | — | 652 balls |
| Temperatura de operação | — | 0 °C to +85 °C (commercial) |
| Configuration Interface | — | IEEE 1149.1 JTAG / passive serial / EPC configuration |