EP3SE260F1152C3 vs EP3SE260F1152C3N Comparação
Comparação detalhada lado a lado de EP3SE260F1152C3 por Intel e EP3SE260F1152C3N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Intel
EP3SE260F1152C3 - 255K LEs Stratix III E FPGA | Intel / Altera
EP3SE260F1152C3 ⚠ Última compraIntel
EP3SE260F1152C3N - Stratix III E FPGA, 255K LE, 744 I/O, 1152-FBGA | Intel
EP3SE260F1152C3N ✓ AtivoComparação de especificações
| Parâmetro | EP3SE260F1152C3 | EP3SE260F1152C3N |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Última compra | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $12.500,00 | $7.500,00 |
| Series | Stratix III E | Stratix III E |
| Logic Elements | 255,000 | — |
| Embedded Memory (bits) | 16,672,768 | — |
| Logic Array Blocks (LABs) | 10,200 | 10,200 |
| User I/Os | 744 | — |
| Embedded 18x18 Multipliers | 384 | — |
| Encapsulamento | 1152-ball FCBGA (Flip-Chip BGA) | 1152-BBGA, FCBGA |
| Tipo de montagem | Surface Mount | Surface Mount |
| Core Voltage | 0.9 V to 1.1 V | 1.1 V |
| Process Technology | 40 nm | 65 nm |
| Temperatura de operação | 0C to +85C (Commercial) | 0 C to +85 C (Commercial) |
| Configuration Method | Passive Serial / Fast Passive Parallel / JTAG | — |
| PLLs | 12 | — |
| Status RoHS | Compliant | Compliant |
| Speed Grade | C3 | — |
| Logic Elements / Cells | — | 255,000 |
| Embedded Memory Bits | — | 16,672,768 bits |
| User I/O Count | — | 744 |
| Transceivers | — | Integrated high-speed transceivers |
| DSP Blocks | — | Yes (dedicated multiplier/accumulator) |
| Embedded Memory Type | — | TriMatrix (true dual-port, FIFO, ROM, RAM) |
| External Memory Support | — | DDR3, DDR2, QDR II+, RLDRAM II |
| Configuration Modes | — | AS, AP, PS, FPP, JTAG |
| Partial Reconfiguration | — | Supported |
| Programmable Power Technology | — | Yes (up to 50% dynamic power reduction) |