EP610LC-30 vs EP610LC-35 Comparação
Comparação detalhada lado a lado de EP610LC-30 por Intel e EP610LC-35 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP610LC-30 | EP610LC-35 |
|---|---|---|
| Marca | Intel | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $16,40 | $9,95 |
| Family | Classic EPLD (EP610) | Altera Classic EPLD |
| Macro Cells | 16 | — |
| Logic Gates | Equivalent to 300 gates (typical) | — |
| Pin-to-Pin Delay (tPD) | 30 ns | — |
| Pipelined Data Rate | up to 100 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Programming Voltage (VPP) | 13 V nominal | — |
| Technology | CMOS EPROM (UV-erasable) | CMOS EEPROM (one-time-programmable plastic) |
| Encapsulamento | 24-pin CERDIP / PDIP | 28-pin PLCC (J-lead) |
| Temperatura de operação | 0 C to +70 C (commercial) / -55 C to +125 C (military) | Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] |
| Erase/Program Cycles | 1000 typical | — |
| Tipo de montagem | Through-Hole | Surface Mount |
| Tipo de saída | CMOS tri-state (programmable) | — |
| Status RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: rohs_status] |
| Logic Compatibility | TTL and CMOS | — |
| Turbo Mode | Yes (registered path bypass) | — |
| Device Series | — | EP610 |
| Macrocells | — | 16 |
| Usable Gates | — | 300 |
| Propagation Delay (tpd) | — | 37 ns |
| Supply Voltage (Vcc) | — | 5 V |
| Speed Grade | — | -35 (slowest EP610) |
| Programmable Pins | — | 24 input / 16 output (shared macrocells) |
| Lead-Free | — | [DATA_NEEDED: lead_free] |
| Nível MSL | — | [DATA_NEEDED: msl_level] |
| Programming Tool | — | MAX+PLUS II development system |