EP910PC-30 vs EP910PC-15T Comparação

Comparação detalhada lado a lado de EP910PC-30 por Altera e EP910PC-15T por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910PC-30 EP910PC-15T
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $6,50 $14,20
Family Altera Classic EPLD Altera Classic EPLD
Macrocells 24 —
Usable Gates ~450 —
Pin-to-Pin Propagation Delay (tPD) 30 ns —
Maximum Counter Frequency (fCNT) 33.3 MHz —
Supply Voltage (VCC) 5 V ±10% 5 V (nominal)
Logic Inputs 36 dedicated —
I/O Pins 12 bidirectional —
Logic Array Blocks (LABs) 4 —
Encapsulamento PDIP-40 (plastic DIP, 0.6 inch) 40-pin PDIP (Plastic DIP)
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial)
Programming Technology UV-erasable EPROM cell —
TTL Emulation 100% TTL-compatible —
Power Dissipation [DATA_NEEDED: power dissipation mW] —
Status RoHS Non-compliant (contains lead, PDIP package) [DATA_NEEDED: RoHS compliance status]
Tipo de montagem Through-hole DIP Through-hole (DIP)
Product Type — EPLD (Erasable Programmable Logic Device)
Macrocell Count — 24
Dedicated Input Pins — 10
Pin-to-Pin Delay (tPD) — 15 ns
Speed Grade — -15 (15 ns)
Technology — CMOS, UV-erasable / OTP
Output Drive Current — [DATA_NEEDED: IOL per output]
Logic Capacity — 24 macrocells / 72 product terms (typical Classic architecture)
Programming Method — JEDEC fuse map via Altera LogicMap / MAX+PLUS II
Lead-Free — [DATA_NEEDED: lead-free status]
Security Bit — Yes (design protection)
Tape and Reel — Yes (suffix T)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação