EPC1LC20-W vs EPC1LC20-WCEC52 Comparação

Comparação detalhada lado a lado de EPC1LC20-W por Altera e EPC1LC20-WCEC52 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPC1LC20-W EPC1LC20-WCEC52
Marca Altera Altera
Categoria Memory ICs Memory ICs
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,85 $7,45
Tipo de memória OTP (One-Time Programmable) Configuration PROM OTP Configuration PROM (Anti-fuse)
Tamanho da memória 1 Mbit 1 Mbit (1,048,576 bits)
Configuration Clock (DCLK) 8 MHz maximum 8 MHz maximum
Tensão de alimentação 3.3 V and 5.0 V —
Interface Altera serial configuration (DCLK / DATA / nCONFIG / nSTATUS) Serial (Altera FPP/PS configuration protocol)
In-System Programming Yes - IEEE 1149.1 (JTAG) ISP at 3.3 V / 5.0 V —
Encapsulamento 20-PLCC J-lead (9x9 mm) 20-pin PLCC (J-lead, through-hole, 9x9 mm)
Lead Finish Pb-free (matte tin) - "-W" suffix —
Daisy-Chain Support Yes - multiple EPC1 / EPC2 devices cascade to program larger FPGAs —
Compression Support Yes - stores compressed Altera FPGA bitstreams —
Faixa de temperatura de operação [DATA_NEEDED: operating temperature range] —
Programming Cycles 1 (OTP) —
Target FPGA Families Cyclone, FLEX 6000 / 10K / 10KE, ACEX 1K, APEX 20K, Mercury —
Status RoHS Compliant (Pb-free -W finish) [DATA_NEEDED: RoHS status]
Tipo de montagem Surface Mount (PLCC socket or direct solder) —
Organização da memória — 212,942 x 1 bit
Supply Voltage (VCC) — 3.3 V
I/O Voltage Tolerance — 5.0 V (FPGA interface)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Programmability — One-Time Programmable (OTP)
Temperatura de operação — -40C to +85C (industrial)
Package Mounting — Through-hole (also accepts PLCC socket)
Lead-Free — [DATA_NEEDED: lead-free status]
Compatible FPGA Families — Cyclone, Stratix, APEX, ACEX, MAX series
Programming Interface — JTAG (IEEE Std 1149.1) ISP
Contagem de pinos — 20
Status do ciclo de vida — Obsolete (recommended replacement: EPCQ family or newer serial config devices)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação