EPC2TC32U vs EPC2TC32-U-CAF48 Comparação

Comparação detalhada lado a lado de EPC2TC32U por Altera e EPC2TC32-U-CAF48 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPC2TC32U EPC2TC32-U-CAF48
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $5,85 $9,95
Função Serial Configuration Device for SRAM-based LUT FPGAs In-system programmable configuration PROM
Tamanho da memória 1.6 Mbit 1.6 Mb
Configuration Interface Altera Passive Serial (DCLK / DATA0 / nCONFIG / nSTATUS / CONF_DONE) —
JTAG Support Yes (IEEE 1149.1 boundary-scan, ISP) —
Tensão de alimentação 3.0 V to 3.6 V or 4.75 V to 5.25 V 3.3 V
Temperatura de operação -40 C to +85 C -40C to +85C (industrial, per data sheet)
Encapsulamento 32-pin QFP (CAF48, lead-free) 32-TQFP (7x7 mm)
Tipo de montagem Surface Mount Surface Mount
Nível MSL [DATA_NEEDED: MSL level] —
Status RoHS Compliant (lead-free / RoHS per distributor data) [DATA_NEEDED: RoHS status]
Lead-Free Finish Yes (U suffix) —
Supported FPGA Families Altera Stratix, Cyclone, APEX, ACEX, Mercury, Excalibur —
Configuration Mode Passive Serial (PS), JTAG —
Configuration Time [DATA_NEEDED: typical configuration time] —
Programming Cycles [DATA_NEEDED: minimum program/erase cycles] —
Data Retention [DATA_NEEDED: minimum data retention years] —
Interface — Serial synchronous (Altera FPGA configuration)
Programming Interface — IEEE 1149.1 JTAG
Control Pins — OE, nCS, DCLK
Cascadable — Yes (DATA output supports daisy-chain)
Storage Technology — EPROM
Contagem de pinos — 32
DC Input Min — -0.3 V
DC Input Overshoot — 7.0 V for <100 mA, <20 ns
DC Input Undershoot — -2.0 V for <100 mA, <20 ns
Lead-Free — [DATA_NEEDED: lead-free status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação