EPM3256ATI144-7N vs EPM3256ATI144-10N Comparação

Comparação detalhada lado a lado de EPM3256ATI144-7N por Altera e EPM3256ATI144-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3256ATI144-7N EPM3256ATI144-10N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $10,95 $10,25
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Macrocells 256 256
Usable Gates 5,000 5,000
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 116 —
Propagation Delay (tPD) 7.5 ns (typical) 10 ns
Maximum Internal Frequency 126.6 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
MultiVolt I/O Logic Levels 5.0 V / 3.3 V / 2.5 V —
Programming Technology EEPROM (in-system programmable) —
JTAG / ISP IEEE Std. 1532 compliant —
Boundary Scan IEEE Std. 1149.1 (JTAG) —
Hot-Socketing Support Yes —
Encapsulamento TQFP-144 (20 x 20 mm, 0.5 mm pitch) 144-pin TQFP
Temperatura de operação -40C to +85C (industrial) -40 C to +85 C (industrial, "I" suffix)
Status RoHS Compliant (lead-free) Compliant
User I/Os — 116
Logic Blocks / Logic Elements — 16
Max Frequency (fMAX) — 95.2 MHz
Supply Voltage - Core — 3.3 V
I/O Voltage Support — 1.8 V / 2.5 V / 3.3 V (multi-voltage)
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Yes, IEEE Std. 1149.1 (JTAG)
Lead-Free / Pb-Free — Yes ("N" suffix)
Process Technology — CMOS EEPROM-based, non-volatile
Tipo de montagem — Surface Mount
Nível MSL — 3 (per JEDEC J-STD-020, typical for TQFP)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação