EPM3512AFI256-7 vs EPM3512AFC256-7 Comparação

Comparação detalhada lado a lado de EPM3512AFI256-7 por Altera e EPM3512AFC256-7 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AFI256-7 EPM3512AFC256-7
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $15,95 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 32 (16 macrocells each) 16
User I/O Pins 208 212
Pin-to-Pin Delay (tPD) 7.5 ns —
Maximum Operating Frequency [DATA_NEEDED: fMAX value] —
Supply Voltage VCCINT 3.3 V —
MultiVolt I/O Voltage 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant —
Process Technology 0.30 µm CMOS EEPROM —
Encapsulamento 256-ball FBGA (Fine-Pitch BGA), 17 mm × 17 mm, 1.0 mm pitch 256-ball FineLine BGA (FBGA-256)
In-System Programmability IEEE Std. 1532 compliant via JTAG —
Boundary-Scan Test IEEE Std. 1149.1 (JTAG) —
Operating Temperature (Industrial) -40 °C to +85 °C —
Status RoHS [DATA_NEEDED: confirm from data] [DATA_NEEDED: RoHS status]
Tipo de montagem Surface Mount (BGA) Surface Mount
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)
Temperatura de operação — [DATA_NEEDED: operating temperature grade]
Configuration Memory — Non-volatile EEPROM

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação