EPM3512AQC208-10S vs EPM3512AQC208-10-10N Comparação

Comparação detalhada lado a lado de EPM3512AQC208-10S por Altera e EPM3512AQC208-10-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC208-10S EPM3512AQC208-10-10N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,75 $31,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 1750 10,000
Logic Array Blocks (LABs) 32 (16 macrocells each) —
Encapsulamento 208-pin FineLine BGA-256 208-pin PQFP (Plastic Quad Flat Pack)
User I/Os 208 172
Speed Grade -10 (tPD1 = 7.5 ns) —
Propagation Delay (tPD1) 7.5 ns (pin-to-pin) —
Supply Voltage - VCCINT (internal) 3.3 V —
Supply Voltage - VCCIO (I/O) 2.5 V, 3.3 V, or 5.0 V (MultiVolt) —
Programming Technology CMOS EEPROM —
In-System Programmability (ISP) Yes (IEEE Std. 1149.1 JTAG) —
PCI Compliance Yes (PCI Local Bus Specification Rev 2.2) —
Temperatura de operação 0C to +70C (commercial) 0 °C to +70 °C (commercial)
Boundary-Scan (JTAG) Yes (1149.1 compliant) Yes, IEEE 1149.1
Program/Erase Endurance 100 cycles minimum —
Logic Family CMOS —
Process Technology EEPROM-based CMOS CMOS EEPROM
Status RoHS [DATA_NEEDED: rohs_status] —
Logic Elements / LABs — 16 Logic Array Blocks
Propagation Delay (tPD) — 10 ns (-10 speed grade)
Maximum Frequency (fCNT) — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
In-System Programmability — Yes, IEEE Std. 1532 compliant
PCI-SIG Compliance — PCI Local Bus Specification Rev 2.2 (at -10 speed grade)
Tipo de montagem — Surface Mount
Lead-Free / RoHS — [DATA_NEEDED: RoHS status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação