EPM5032LC-20 vs EPM5032LC-25 Comparação

Comparação detalhada lado a lado de EPM5032LC-20 por Altera e EPM5032LC-25 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5032LC-20 EPM5032LC-25
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $8,40 $8,20
Device Family MAX 5000 MAX 5000
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) —
Usable Gates 600 gates —
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 25 ns
Supply Voltage (VCC) 5 V ±5% 5 V ±10% (4.5 V to 5.5 V)
Temperatura de operação 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) 0 °C to +70 °C (commercial, "LC" suffix)
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 —
Total Inputs 24 24 (7 dedicated + 16 I/O used as input)
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Encapsulamento LCC-28 (Plastic Leaded Chip Carrier, J-lead) 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch
Tipo de montagem Surface Mount Surface Mount, socket-compatible
Status RoHS [DATA_NEEDED: RoHS status] Not RoHS compliant (legacy Altera product)
Nível MSL [DATA_NEEDED: MSL] —
Architecture — PAL-type EPLD (Erasable Programmable Logic Device)
Technology — CMOS, UV-erasable / OTP
Product Terms — 320
I/O Pins — 16 bidirectional
Maximum Internal Frequency — 62.5 MHz
I/O Standard — 5 V CMOS
Configuration Cell — Programmable interconnect array (PIA), OTP / UV-erasable

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação