EPM5064JC-2 vs EPM5064JC Comparação

Comparação detalhada lado a lado de EPM5064JC-2 por Altera e EPM5064JC por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5064JC-2 EPM5064JC
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $23,10 $7,10
Family MAX 5000 MAX 5000
Macrocells 64 64
Logic Array Blocks (LABs) 4 —
Propagation Delay (tPD) 45 ns —
Maximum Clock Frequency (fMAX) 50 MHz —
Usable Gates 1250 1,250 (approx.)
Dedicated Inputs 7 —
I/O Pins 28 —
Interconnect Programmable Interconnect Array (PIA) —
Technology CMOS, UV-erasable EPROM —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V (typical, 4.75 V - 5.25 V range)
Programming Method UV-erase + EPROM programmer (not ISP) —
Encapsulamento 28-pin CLCC (J-lead, ceramic, windowed) 68-pin PLCC (JEDEC)
Temperatura de operação [DATA_NEEDED: commercial or industrial grade] [DATA_NEEDED: operating temperature grade]
Compliance RoHS status unknown (ceramic/J-lead windowed part, legacy product) —
Device Type — EPLD (Erasable PLD)
Logic Array Inputs — 36
Logic Array Outputs — 64
Tipo de montagem — Surface Mount (socketed)
I/O Logic Level — TTL / CMOS compatible
Configuration Memory — EPROM (UV-erasable window or OTP)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Status RoHS — [DATA_NEEDED: RoHS compliance]
Lead-Free — [DATA_NEEDED: lead-free status]
Nível MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação