EPM5130JC-1 vs EPM5128JC-2 Comparação
Comparação detalhada lado a lado de EPM5130JC-1 por Altera e EPM5128JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM5130JC-1 | EPM5128JC-2 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $9,25 | $21,75 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 |
| Usable Gates | 2,500 gates | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | — |
| Maximum Operating Frequency | 62.5 MHz | — |
| Propagation Delay (tPD) | 40 ns | 45 ns (max) |
| Supply Voltage (VCC) | 5 V | — |
| Dedicated Inputs | 19 | 7 |
| I/O Pins | 80 | — |
| Encapsulamento | 84-pin PLCC (J-lead) | 68-pin CQCC (Ceramic Quad Flat Pack), windowed |
| Tipo de montagem | Surface Mount | Surface Mount |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | CMOS |
| Temperatura de operação | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| External Clock Pins | 1 global clock | — |
| Status RoHS | [DATA_NEEDED: RoHS compliance] | Non-compliant (ceramic windowed package contains lead-bearing solder) |
| Device Type | — | UV-Erasable Programmable Logic Device (PLD) |
| Maximum Counter Frequency (fCNT) | — | 50 MHz |
| Input Setup Time (tSU) | — | 7.5 ns |
| Output Drive Current (IOH/IOL) | — | 12 mA DC |
| Tensão de alimentação | — | 5 V (nominal) |
| Program/Erase Method | — | UV (ceramic window) |
| Erase/Program Cycles | — | [DATA_NEEDED: minimum erase/program cycles] |
| Logic Family | — | TTL-compatible I/O |