EPM5192LC-2 vs EPM5128JC-2 Comparação

Comparação detalhada lado a lado de EPM5192LC-2 por Altera e EPM5128JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC-2 EPM5128JC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $7,95 $21,75
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) UV-Erasable Programmable Logic Device (PLD)
Macrocells 192 128
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 —
Dedicated Input Pins 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns (typical, -2 speed grade) 45 ns (max)
Maximum Internal Frequency 50 MHz —
Interconnect Programmable Interconnect Array (PIA) —
Process Technology CMOS CMOS
Encapsulamento PQCC-84 (PLCC-84, J-lead, surface mount) 68-pin CQCC (Ceramic Quad Flat Pack), windowed
Programming Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) —
Temperatura de operação [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: operating temperature range]
Tensão de alimentação 5 V (typical MAX 5000 family) 5 V (nominal)
Status RoHS [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] Non-compliant (ceramic windowed package contains lead-bearing solder)
Dedicated Inputs — 7
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
Tipo de montagem — Surface Mount
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Logic Family — TTL-compatible I/O

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação