EPM5192LC-2 vs EPM5128JC-2 비교

다음의 상세 나란히 비교: EPM5192LC-2 제조: Altera 및 EPM5128JC-2 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM5192LC-2 EPM5128JC-2
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete Obsolete
재고 상태 In Stock In Stock
단가 (USD) $7.95 $21.75
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) UV-Erasable Programmable Logic Device (PLD)
Macrocells 192 128
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 —
Dedicated Input Pins 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns (typical, -2 speed grade) 45 ns (max)
Maximum Internal Frequency 50 MHz —
Interconnect Programmable Interconnect Array (PIA) —
Process Technology CMOS CMOS
패키지 PQCC-84 (PLCC-84, J-lead, surface mount) 68-pin CQCC (Ceramic Quad Flat Pack), windowed
Programming Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) —
동작 온도 [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: operating temperature range]
공급 전압 5 V (typical MAX 5000 family) 5 V (nominal)
RoHS 상태 [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] Non-compliant (ceramic windowed package contains lead-bearing solder)
Dedicated Inputs — 7
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
실장 유형 — Surface Mount
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Logic Family — TTL-compatible I/O

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청