EPM5192LC-25 vs EPM5192LC-2N Comparação

Comparação detalhada lado a lado de EPM5192LC-25 por Altera e EPM5192LC-2N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC-25 EPM5192LC-2N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $55,00 $11,85
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Elements 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) 192 macrocells (PAL/GAL-style AND-OR array)
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -25 (25 ns) -2 (tPD approximately 25 ns)
Encapsulamento JLCC-84 (ceramic J-lead chip carrier) —
Tipo de montagem Surface Mount Surface Mount (LC package)
Programmable Technology UV-erasable / OTP (EPROM-based) —
Programming Interface JTAG / Altera programming hardware (legacy) Altera programming hardware (MAX+PLUS II / ByteBlaster compatible)
Temperatura de operação 0C to +70C (commercial) Commercial (0C to +70C) - inferred from speed-grade -2 designation
Tensão de alimentação 5 V (typical, MAX 5000) 5 V (typical)
I/O Standard TTL-compatible —
Configuration Memory Non-volatile EPROM (on-chip) —
Manufacturer Altera Corporation (now Intel PSG) —
Status RoHS Unknown (legacy ceramic package typically non-RoHS) Compliant (per -N lead-free suffix)
Flip-Flops — 192
Package Type — LC (ceramic J-leaded, windowed UV-erasable package family)
Propagation Delay (typical) — 25 ns
Programmability — UV-erasable EPROM cell
Lead-Free — Yes (per -N suffix)
Architecture — Programmable Logic Array (PLA) with global PIA

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação