EPM7256SQC208-15 vs EPM7256SQC208-7N Comparação

Comparação detalhada lado a lado de EPM7256SQC208-15 por Altera e EPM7256SQC208-7N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7256SQC208-15 EPM7256SQC208-7N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $3,65 $27,20
Family MAX 7000S MAX 7000S
Series EPM7256 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 256 256
Logic Array Blocks (LABs) 16 16
Usable Gates 5000 5,000
User I/O Pins 164 164
Pin-to-Pin Delay (tPD) 15 ns 7.5 ns
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Faixa de temperatura de operação 0 C to +70 C (Commercial) —
Encapsulamento 208-pin PQFP (28x28 mm) 208-pin PQFP (Plastic Quad Flat Pack)
Tipo de montagem Surface Mount Surface Mount
Programmable Power Mode Yes (per-macrocell turbo-bit) —
JTAG (IEEE 1149.1) Boundary-Scan Yes —
In-System Programmability (ISP) Yes —
Configuration Memory EEPROM (non-volatile) Non-volatile EEPROM (no external config needed)
Status RoHS Contains lead / RoHS non-compliant (per third-party listing) Compliant (N suffix = lead-free)
Lead-Free Status Contains lead —
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
Temperatura de operação — Commercial (0C to +70C)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Open-Drain Output — Optional per I/O pin

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação