EPM7256SQC208-15N vs EPM7256SQC208-7 Comparação

Comparação detalhada lado a lado de EPM7256SQC208-15N por Altera e EPM7256SQC208-7 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7256SQC208-15N EPM7256SQC208-7
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $0,00 $0,00
Series MAX 7000S —
Macrocells 256 256
User I/O Pins 164 164
Pin-to-Pin Delay 15 ns (speed grade -15) —
Tensão de alimentação 5 V —
Encapsulamento 208-pin PQFP 208-pin PQFP (28 x 28 mm, 0.5 mm pitch)
Tipo de montagem Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
JTAG Interface IEEE 1149.1 boundary-scan —
In-System Programmability Yes (ISP) Yes (IEEE 1149.1 JTAG)
Temperatura de operação [DATA_NEEDED: operating temperature range] —
Status RoHS Lead free / RoHS Compliant [DATA_NEEDED: RoHS status]
Logic Array Blocks 16 macrocells per LAB —
Interconnect Programmable Interconnect Array (PIA) —
Speed Grade -15 -7 (7.5 ns)
Product Category CPLD - Complex Programmable Logic Devices —
Manufacturer Altera (Intel Programmable Solutions Group) —
Device Family — MAX 7000S (EPM7256S)
Usable Gates — 5,000
Propagation Delay (tPD) — 7.5 ns
Maximum Operating Frequency (fMAX) — 128.2 MHz
Supply Voltage (VCC) — 5.0 V
Configuration Technology — EEPROM (non-volatile)
Faixa de temperatura de operação — Commercial (0C to +70C)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Nível MSL — [DATA_NEEDED: MSL level]
Logic Levels — 5.0 V CMOS/TTL compatible

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação