EPM9560RC208-15 vs EPM9560RC208-16 Comparação

Comparação detalhada lado a lado de EPM9560RC208-15 por Altera e EPM9560RC208-16 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RC208-15 EPM9560RC208-16
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $0,00 $52,40
Family MAX 9000 MAX 9000
Device Type EEPROM-based Complex Programmable Logic Device (CPLD) CPLD (Complex Programmable Logic Device)
Usable Gates 12,000 gates 12,000 (typical)
Macro Cells 560 macro cells —
Pin-to-Pin Delay 15 ns —
Counter Speed 117.6 MHz —
Tensão de alimentação 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG —
Encapsulamento 208-pin RQFP (Power Quad Flat Pack) 208-pin Power Quad Flat Pack (RQFP)
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação [DATA_NEEDED: operating temperature range] [DATA_NEEDED: industrial/commercial temperature grade]
Number of I/O Pins [DATA_NEEDED: number of I/O pins] —
Logic Array Blocks [DATA_NEEDED: number of logic array blocks] —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Speed Grade -15 (15 ns pin-to-pin) -16
Architecture Third-generation Multiple Array MatriX (MAX) —
Logic Elements / Macrocells — 560 macrocells
Typical Gates — 12,000 gates
Pin-to-Pin Delay (tPD) — 16 ns
Maximum Internal Frequency (fMAX) — 117.6 MHz
Supply Voltage (VCCINT / VCCIO) — 5 V
User I/O Pins — 416
Process Technology — 0.35 µm CMOS EEPROM
Programmability — In-system via JTAG (IEEE 1149.1)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação