EPM9560RC240-15N vs EPM9560RC240-2 Comparação

Comparação detalhada lado a lado de EPM9560RC240-15N por Altera e EPM9560RC240-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RC240-15N EPM9560RC240-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $27,85 $180,00
Series MAX 9000 —
Family MAX 9000 (third-generation Multiple Array MatriX) MAX 9000
Usable Gates 12,000 12,000
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Maximum User I/O Pins 216 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Internal Counter Frequency (fCNT) 145 MHz —
Global Setup Time (tFSU) [DATA_NEEDED: tFSU for -15 grade] —
Clock-to-Output Time (tFCO) [DATA_NEEDED: tFCO for -15 grade] —
Tensão de alimentação 5.0 V 5 V
Logic Family CMOS (EEPROM-based) —
Programmability In-system programmable (IEEE 1532/JTAG) —
Boundary-Scan Test JTAG (IEEE 1149.1) —
Temperatura de operação 0C to +70C (Commercial) [DATA_NEEDED: commercial/industrial grade]
Encapsulamento RQFP-240 (240-pin Plastic Quad Flat Pack) 240-pin RQFP (Metric QFP)
Tipo de montagem Surface Mount Surface Mount
Status RoHS [DATA_NEEDED: RoHS compliance - older Altera RQFP part] Non-compliant (5V RQFP, pre-RoHS era)
Logic Elements — 560 macrocells
Pin-to-Pin Delay — 2 ns (speed grade -2)
Maximum Frequency — 100 MHz
User I/O Count — 212
Programming Interface — JTAG (IEEE 1149.1), in-system programmable
Non-Volatile Configuration — Yes (EEPROM-based)
Lead-Free — No (legacy Sn/Pb process)
Logic Block Count — [DATA_NEEDED: LAB count]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação