EP1810GM883B vs EP1810JI-35 Сравнение

Подробное сравнение бок о бок EP1810GM883B от Altera и EP1810JI-35 от Intel. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP1810GM883B EP1810JI-35
Бренд Altera Intel
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $125,40 $18,60
Device Family EP1810 (Classic EPLD) Classic EPLD
Macrocells 48 48
User Flip-Flops Up to 64 —
Total Inputs 60 —
Dedicated Inputs 12 48
I/O Pins 48 (bidirectional, tri-state) —
Propagation Delay (tPD) 50 ns max —
Supply Voltage (VCC) 4.5 V to 5.5 V —
Technology CMOS, UV-erasable —
Рабочая температура -55 °C to +125 °C (Military, MIL-STD-883B) -40C to +85C (Industrial)
Package Type Ceramic Pin Grid Array (PGA), 84 pins —
Package Designator GM (ceramic PGA) —
Processing Level MIL-STD-883B (Class B) —
Programming Method UV-erasable / Altera programming hardware —
Тип монтажа Through-hole (PGA socket or PCB through-hole) Through-Hole (J-lead)
Lead-Free / RoHS [DATA_NEEDED: lead-free status] —
Logic Family TTL-compatible I/O —
Logic Array Blocks — 8 LABs of 16 macrocells
Pin-to-Pin Propagation Delay (tPD) — 35 ns
Speed Grade — -35
Корпус — 28-pin JLCC (J-leaded ceramic, windowed)
Process Technology — CMOS EPROM (UV-erasable)
Напряжение питания — 5 V (typical classic EPLD)
Programmability — UV-erase, windowed for lab reprogram
Статус RoHS — [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC]
Уровень MSL — [DATA_NEEDED: MSL rating]
Programming Interface — JEDEC fuse file via legacy programmer

Даташиты & ресурсы

Все товары Создать BOM Запросить цену