EP910DC-30 vs EP910IDI-15 Сравнение

Подробное сравнение бок о бок EP910DC-30 от Intel и EP910IDI-15 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP910DC-30 EP910IDI-15
Бренд Intel Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $15,60 $29,00
Family Classic EPLD (EP910 series) Classic EPLD
Architecture PAL-type AND-OR sum-of-products, CMOS —
Gate Count 900 usable gates —
Macrocells 24 24
Propagation Delay (tPD) 30 ns (max) —
Clock Frequency (fCNT) 33.3 MHz —
Dedicated Inputs 36 —
Outputs (Macrocells) 24 —
External Clock Pins 2 (CLK1, CLK2) —
Напряжение питания 5 V —
Process Technology CMOS —
Programming Method UV-Erasable / OTP —
Корпус DIP-40 (through-hole, 600 mil) 40-pin CDIP (CerDIP) with quartz window
Рабочая температура 0C to +70C (commercial) -40C to +85C (industrial, "I" grade)
Тип монтажа Through-Hole Through-hole (DIP)
Device Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 450 gates
Maximum User I/O Pins — 36
Pin-to-Pin Propagation Delay (tpd) — 15 ns
Maximum Counter Frequency — 66.6 MHz
Supply Voltage (Vcc) — 5 V
Technology — CMOS EPROM
Program/Erase Method — UV-erasable windowed CerDIP
Macrocells Configurable As — D, T, JK, SR flip-flop, or combinatorial
Development Tool — MAX+PLUS II (legacy) / Altera Classic compiler
Programming Hardware — Altera Logic Programmer card
Статус RoHS — [DATA_NEEDED: RoHS compliance of CDIP windowed part]
Logic Family Compatibility — Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages

Даташиты & ресурсы

Все товары Создать BOM Запросить цену