EP910DC-35 vs EP910DM-40 Сравнение

Подробное сравнение бок о бок EP910DC-35 от Altera и EP910DM-40 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP910DC-35 EP910DM-40
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $10,95 $21,00
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 Altera Classic EP910
Architecture PAL-type sum-of-products AND-OR array PAL-type AND/OR with global programmable interconnect bus
Usable Gates 900 gates —
Macrocells 24 24
Product Terms 240 240
Dedicated Inputs 12 36
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns —
Максимальная тактовая частота 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
Рабочая температура 0 °C to +70 °C (commercial) [DATA_NEEDED: operating temperature range]
Корпус 40-pin CDIP (Ceramic DIP) with quartz window 40-pin Ceramic DIP (Cerdip) with UV window
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase —
Technology CMOS, UV-erasable EPROM cell —
Статус RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS compliance status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Product Type — UV Erasable Programmable Logic Device (EPLD)
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Propagation Delay (tPD) — 40 ns
External Clocks — 2
Process Technology — CMOS
Тип монтажа — Through-Hole (DIP)
Напряжение питания — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Даташиты & ресурсы

Все товары Создать BOM Запросить цену