EPM3512AFC256-10N vs EPM3512AFC256-18 Сравнение

Подробное сравнение бок о бок EPM3512AFC256-10N от Altera и EPM3512AFC256-18 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM3512AFC256-10N EPM3512AFC256-18
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $43,22 $17,20
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] 16
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V 3.0 V to 3.6 V (3.3 V typical)
VCCIO (I/O Supply) 3.3 V or 2.5 V 2.5 V or 3.3 V (MultiVolt)
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
Корпус 256-ball FBGA (17 mm x 17 mm) 256-ball FineLine BGA (FCBGA)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Тип монтажа Surface Mount (BGA) Surface Mount
Уровень MSL [DATA_NEEDED: MSL rating] —
Статус RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: not specified in retrieved data]
Maximum User I/O Pins — 212
Pin-to-Pin Delay (tPD1) — 18 ns
Global Clock Networks — 4
Рабочая температура — [DATA_NEEDED: industrial/commercial grade]
Programming Technology — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1532 / JTAG (IEEE Std. 1149.1)
Ball Pitch — 1.0 mm

Даташиты & ресурсы

Все товары Создать BOM Запросить цену