EP1810GC-35AB vs EP1810JC-25 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810GC-35AB بذریعہ Altera اور EP1810JC-25 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810GC-35AB | EP1810JC-25 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Product Family | Classic EPLD | — |
| Technology | CMOS EPROM | CMOS, UV-erasable (windowed ceramic DIP) |
| Number of Macrocells | 48 | — |
| Number of Usable Gates | 1200 | — |
| Maximum Inputs | 64 | — |
| Maximum Outputs | 48 | — |
| Number of I/O Pins | 48 | — |
| Dedicated Input Pins | 12 | — |
| Propagation Delay (tPD) | 35 ns | 25 ns |
| Maximum Toggle Frequency | 62.5 MHz | [DATA_NEEDED: max fMAX] |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V |
| Package Type | Pin Grid Array (PGA), ceramic | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | -40 °C to 85 °C (industrial, per distributor listings) |
| Programming Method | UV-erasable EPROM, in-system via JTAG-like interface | — |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: RoHS compliance status] |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | Altera/Intel Classic EPLD (EP1810 series) |
| Macrocells | — | 48 |
| Input Lines | — | 60 (including I/O) |
| I/O Lines | — | 48 |
| Dedicated Inputs | — | 12 |
| External Clock Inputs | — | 4 |
| پیکیج | — | 28-pin ceramic DIP (J) with quartz window |
| ماؤنٹنگ ٹائپ | — | Through-hole |
| Erasure Method | — | UV light (windowed package) |
| لائف سائیکل کی حالت | — | NRND (Not Recommended for New Designs) |