EP1810GM883 vs EP1810JM-45 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810GM883 بذریعہ Altera اور EP1810JM-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810GM883 EP1810JM-45
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family Classic EPLD (EP1810 series) —
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 48 48
Dedicated Inputs 12 —
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) —
Propagation Delay (tpd) 45 ns (max) 45 ns (max, -45 speed grade)
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable —
پیکیج 68-Pin Ceramic Pin Grid Array (PGA) —
آپریٹنگ درجہ حرارت -55C to +125C (MIL-STD-883 Class B) -55 C to +125 C (military grade)
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
ماؤنٹنگ ٹائپ Through-Hole (PGA socket) Surface Mount (J-lead)
RoHS اسٹیٹس [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] [DATA_NEEDED: RoHS status - legacy mil-spec part]
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Device Family — Classic EPLD (EP1810 series)
Usable Gates — ~900 gates
Supply Voltage (VCC) — 4.5 V to 5.5 V
Technology — CMOS, UV-EPROM configuration
Package Type — JLCC-68 (ceramic J-leaded chip carrier)
Package Code — JM (windowed ceramic, UV-erasable)
پن کی تعداد — 68
I/O Compatibility — CMOS / TTL
Configuration Method — JEDEC fuse map, EPROM programmer
Programming Technology — UV-erasable EPROM (non-volatile, instant-on)
Logic Type — EPLD / PLD (programmable logic device)
MSL لیول — [DATA_NEEDED: MSL level]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں