EP1810LC-20 vs EP1810LC-30 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LC-20 بذریعہ Intel اور EP1810LC-30 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810LC-20 | EP1810LC-30 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Classic EPLD | Altera Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Usable Gates | 900 | — |
| Macrocells | 48 | 48 |
| Maximum Operating Frequency | 50 MHz | — |
| Propagation Delay (tPD) | 20 ns | — |
| سپلائی وولٹیج | 5 V (4.75 V to 5.25 V) | 5 V (typical) |
| Technology | CMOS EPROM | CMOS, low-power (LC) |
| Programmability | UV-Erasable / OTP | — |
| Dedicated Inputs | 12 | — |
| پیکیج | 68-pin PLCC | JLCC-68 (68-pin J-Lead ceramic chip carrier) |
| Package Suffix | LC (PLCC, windowed for UV erase on L variant) | — |
| Speed Grade | 20 ns (commercial) | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade] |
| ماؤنٹنگ ٹائپ | Surface Mount | — |
| RoHS اسٹیٹس | [DATA_NEEDED: rohs status] | unknown (legacy ceramic package) |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Flip-Flops | — | 48 (one per macrocell) |
| Speed Grade (tPD) | — | 30 ns |
| Programming | — | Device programmer or JTAG |
| Standby Current | — | [DATA_NEEDED: ICC standby] |
| پنز کی تعداد | — | 68 |
| Number of I/O Pins | — | [DATA_NEEDED: I/O count] |
| Logic Blocks | — | 48 macrocells |