EP1810LC-20T vs EP1810LC-25T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LC-20T بذریعہ Intel اور EP1810LC-25T بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810LC-20T | EP1810LC-25T |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Family | Altera Classic EPLD | Altera Classic EP1810 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 900 gates | Approx. 900 |
| Macrocells | 48 | 48 (4 quadrants x 12 macrocells) |
| Logic Array Blocks (LABs) | 4 x 12 macrocells | — |
| Maximum Toggle Frequency | 50 MHz | — |
| Pin-to-Pin Logic Delay (tPD) | 20 ns | — |
| Supply Voltage (VCC) | 5 V | 5 V nominal |
| Package Type | PLCC-68 (J-lead) | — |
| ماؤنٹنگ ٹائپ | Surface Mount (socket-compatible) | Surface Mount |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Programming Interface | JTAG (IEEE 1149.1) and Altera Master/Slave serial | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0 °C to +70 °C (commercial) |
| Shipping Format | Tape & Reel ("T" suffix) | — |
| RoHS اسٹیٹس | Non-compliant (legacy 5V PLCC) | [DATA_NEEDED: RoHS status - confirm with manufacturer] |
| Device Type | — | EPLD (Erasable/OTP Complex PLD) |
| Dedicated Inputs | — | 16 |
| Bidirectional I/O Pins | — | 48 |
| External Clocks | — | 4 |
| Propagation Delay (tPD) | — | 25 ns |
| پیکیج | — | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) |
| Technology | — | CMOS, UV-erasable / OTP |
| I/O Standard | — | TTL-compatible 5 V |
| Programming Tool | — | Altera MAX+PLUS II / Quartus Classic |