EP1810LI-25 vs EP1810LC-45 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LI-25 بذریعہ Altera اور EP1810LC-45 بذریعہ Rochester Electronics. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Rochester Electronics
EP1810LC-45 - 900-Gate Classic EPLD, 48 Macro Cells, PLCC-68 | Intel
EP1810LC-45 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EP1810LI-25 | EP1810LC-45 |
|---|---|---|
| برانڈ | Altera | Rochester Electronics |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device), UV-erasable / OTP | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 48 | — |
| Usable Gates | 900 | 900 |
| Propagation Delay (tPD) | 25 ns | — |
| Maximum Counter Frequency | 40 MHz | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | — |
| I/O Pins | 48 | — |
| Dedicated Inputs | 12 | — |
| Global Clock Inputs | 4 | — |
| Interconnect | Programmable global and local buses | — |
| پیکیج | 68-pin PLCC (J68, J-Lead) | 68-pin PLCC (J-lead) |
| JESD-30 Package Code | S-PQCC-J68 | — |
| Process Technology | CMOS | 5 V CMOS EPROM |
| Operating Temperature (Industrial 'I' suffix) | -40 C to +85 C | — |
| Programming Mode | EPROM/UV-erasable (windowed) and OTP | — |
| Development Tool | Altera MAX+PLUS II | — |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: RoHS status of Rochester-sourced part] |
| Lead-Free Status | unknown | — |
| Macro Cells | — | 48 |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| Logic Array Blocks | — | 4 |
| Propagation Delay (tpd) | — | 45 ns |
| Maximum Operating Frequency | — | 22.2 MHz |
| Supply Voltage (Vcc) | — | 5 V (±5%) |
| آپریٹنگ درجہ حرارت | — | 0 °C to +70 °C (commercial) |
| ماؤنٹنگ ٹائپ | — | Surface Mount (PLCC socket compatible) |
| Lead-Free | — | [DATA_NEEDED: lead-free finish] |