EP1810LI-25 vs EP1810LC-45 So sánh
So sánh chi tiết song song của EP1810LI-25 bằng Altera và EP1810LC-45 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Rochester Electronics
EP1810LC-45 - 900-Gate Classic EPLD, 48 Macro Cells, PLCC-68 | Intel
EP1810LC-45 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EP1810LI-25 | EP1810LC-45 |
|---|---|---|
| Thương hiệu | Altera | Rochester Electronics |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device), UV-erasable / OTP | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 48 | — |
| Usable Gates | 900 | 900 |
| Propagation Delay (tPD) | 25 ns | — |
| Maximum Counter Frequency | 40 MHz | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | — |
| I/O Pins | 48 | — |
| Dedicated Inputs | 12 | — |
| Global Clock Inputs | 4 | — |
| Interconnect | Programmable global and local buses | — |
| Hộp | 68-pin PLCC (J68, J-Lead) | 68-pin PLCC (J-lead) |
| JESD-30 Package Code | S-PQCC-J68 | — |
| Process Technology | CMOS | 5 V CMOS EPROM |
| Operating Temperature (Industrial 'I' suffix) | -40 C to +85 C | — |
| Programming Mode | EPROM/UV-erasable (windowed) and OTP | — |
| Development Tool | Altera MAX+PLUS II | — |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS status of Rochester-sourced part] |
| Lead-Free Status | unknown | — |
| Macro Cells | — | 48 |
| Maximum Inputs | — | 64 |
| Maximum Outputs | — | 48 |
| Logic Array Blocks | — | 4 |
| Propagation Delay (tpd) | — | 45 ns |
| Maximum Operating Frequency | — | 22.2 MHz |
| Supply Voltage (Vcc) | — | 5 V (±5%) |
| Nhiệt độ hoạt động | — | 0 °C to +70 °C (commercial) |
| Kiểu lắp đặt | — | Surface Mount (PLCC socket compatible) |
| Lead-Free | — | [DATA_NEEDED: lead-free finish] |